Autor: Christoph Tzschoppe

Im Rahmen dieser Arbeit wird der Entwurf und die Charakterisierung eines voll integrierten Aufwachempfängerschaltkreises in einer 130 nm-SiGe-BiCMOS-Technologie beschrieben. Der Entwurf des Empfängers erfolgte basierend auf dem in [21] beschriebenen Konzept eines schnell abtastenden Überlagerungsempfängers. Die systemtheoretischen Grundlagen wurden bereits ausführlich in [21] dargelegt, so dass der Kern dieser Arbeit auf der schaltungstechnischen Realisierung der Empfängerkomponenten liegt und entsprechend wichtige Entwurfskriterien abgeleitet werden. Die bis dato verwendete Empfängerarchitektur des analogen Front-Ends wurde um einen rauscharmen HF-Vorverstärker und ein schmalbandiges ZF-Filter zur Verbesserung der Empfindlichkeit erweitert. Außerdem erfolgte der Entwurf für das 2,4 GHz-ISM-Band. Der Fokus dieser Arbeit liegt auf der Reduktion der Stromaufnahmen einzelner Schaltkreise im HF-Signalpfad, wobei dazu vor allem der Einsatz optimierter Schaltungskonzepte und SiGe-Bipolartransistoren untersucht worden ist, um deren Potential für eine leistungseffizientere Implementierung auszunutzen. Der entworfene Analogteil des Aufwachempfängers besteht aus den Komponenten: LNA, Mischer, Oszillator, Limitierverstärker, Zwischenfrequenzverstärker und -filter, Hüllkurvendemodulator und einem 1 Bit-Analog-Digital-Wandler, die gezielt für kurze Einschwingzeiten beim Pulsbetrieb des Empfängers entworfen sind. Zusätzlich wurde eine schaltbare Stromquelle und der Pulsgenerator zur Schaltsignalgenerierung auf dem Prototypen-Schaltkreis integriert. Die entwickelte digitale Basisbandverarbeitungseinheit implementiert eine vierfache Überabtastung und ein neuartiges Regelverfahren zur zeitlichen Synchronisation der Empfangsdaten mit dem Takt des Senders. Ebenfalls Bestandteil sind zwei 31 Bit-Korrelatoren, die durch eine Vorwärtsfehlerkorrektur eine höhere Störsicherheit beim Datenempfang ermöglichen. Der Aufwachempfänger erlaubt den Empfang von speziellen 31 Bit-Codesequenzen mit Datenraten von 64 bit/s bis 8192 bit/s , die dem HF-Trägersignal mit der Frequenz 2,4 GHz durch eine An-Aus-Amplitudenmodulation aufgeprägt sind. Die Leistungsaufnahme des IC skaliert mit der Datenrate und erreicht sehr geringe Werte zwischen 3,2 μW und 97 μW durch das optimierte analoge BiCMOS-Front-End. Es konnte eine hohe Empfängerempfindlichkeit von -81 dBm bei Aufwachfehlerraten < 10^−3 unabhängig von der Datenrate gemessen werden. Mit den erreichten Parametern und einer Sendeleistung von 10 dBm konnte eine Reichweite von 191 m bei Leistungsaufnahmen unterhalb von 10 μW gemessen werden.