Schlüsselwort: Fast Factorized Backprojection

Für die Luftaufklärung werden zunehmend bildgebende Radarsysteme wie das Synthetic Aperture Radar (SAR) eingesetzt. Abhängig vom Anwendungsgebiet werden dazu aufgrund ihrer besonderen Vorteile häufig unbemannte Aufklärungsflugzeuge (UAVs) verwendet. Diese sind gegenüber klassischen Systemen deutlich flexibler und weisen vergleichsweise geringe Systemkosten auf. Aufgrund der Steigerung der Datenraten moderner Radarsensoren entstehen neue Herausforderungen für die digitale SAR-Signalverarbeitung in solchen UAV-Szenarien. Eine Übertragung der Rausch-ähnlichen Radarrohdaten ist nur bedingt sinnvoll, daher soll bereits an Bord die Bilderzeugung durchgeführt werden, um eine Kompression der Bilddaten vornehmen zu können. Da eine aktive Missionskontrolle angestrebt wird, soll ebenso eine Übertragung in Echtzeit stattfinden. Die Verfahren, die hierfür eingesetzt werden, erfordern leistungsfähige Prozessorarchitekturen aufgrund der hohen Durchsatzraten. Kompakte Systemgröße und eine geringe Leistung sind ebenso Voraussetzung für die Nutzung von UAVs. Die starken Abweichungen von einer linearen Flugbahn bringen zeitbereichsbasierte Verfahren, die bereits eine Bewegungskorrektur implizieren, in den Fokus. In dieser Arbeit wird eine Exploration des Hardware-Entwurfsraumes für schnelle zeitbereichsbasierte SAR-Verfahren (Fast Factorized Backprojection) anhand verschiedener Prozessorarchitekturen vorgenommen, um einen Lösungsraum isolieren zu können. Es werden GPP, GPU, DSP, FPGA sowie allgemein homogene und heterogene Mehrkern-Systeme untersucht. Die hardwarespezifische Partitionierung der Verfahren ermöglicht eine Parallelsierung der Rechenlasten. So werden verschiedene Methoden vorgestellt, diese auf z.B. mehrere Kerne aufzuteilen und generell Konzepte, die Verfahren parallelisiert auszuführen. Es wurden verschiedene Metriken verwendet, wie z.B. Durchsatzrate, Verlustleistung, Leistungseffizienz oder auch die Material- und Entwicklungskosten, um eine Beurteilung und Evaluation vorzunehmen. Die vorgestellten Ergebnisse helfen bei der Entwicklung von SAR-Systemen, bei denen ein hoher Durchsatz sowie Echtzeitfähigkeit gefordert wird bei vergleichsweise geringer Verlustleistung. So können schon frühzeitig Design-Entscheidungen getroffen werden, um eine geeignete Prozessorarchitektur auszuwählen. In der Arbeit wird gezeigt, dass für aktuelle Drohnensysteme echtzeitfähige Lösungen existieren, die eine geringe Verlustleistung aufweisen.