In dieser Arbeit wird ein neues Verfahren der experimentellen Spannungsanalyse zur Anwendung auf Leiterplatten vorgestellt. Dieses ermöglicht, im Gegensatz zu den herkömmlichen, auf Foliendehnmessstreifen basierenden Verfahren, das Messen einer mechanischen Bauteilbelastung im Zustand der bestückten Leiterplatte und unter Einbeziehung der Fügestellencharakteristik. Dazu werden Packageäquivalente genutzt, die anstatt der gefährdeten Bauelemente auf die Leiterplatte aufgebaut werden. Diese besitzen dehnungssensitive Sensorstrukturen und können so die am Bauteil auftretenden Belastungen abbilden.
Den Hauptteil der vorliegenden Arbeit bilden der Entwurf und die technologische Umsetzung dehnungssensitiver Packageäquivalente (sogenannte S3MD-Bauelemente) in der Baugröße SMD Chip 0805. Als Sensorstrukturen kommen dabei zum einen ein Dünnschicht-Metallmäander auf Silizium als Substratmaterial und zum anderen ein interdigitaler Kondensator auf Glas zum Einsatz. Die Fertigungstechnologien der Mikrosystemtechnik kamen bei der waferbasierten Fertigung zum Einsatz und die Kontaktpads wurden mit einer lötbaren Metallisierung versehen. Der Aufbau der Packageäquivalente erfolgt analog zu Standard-SMD-Chip Bauelementen wodurch eine reale Fügestellengeometrie gewährleistet wird. Es wurden Biegeversuche nach AECQ200 Board Flex durchgeführt, um die Kennlinien der auf Leiterplatten aufgebauten Sensorelemente und die Grenzwerte für kommerzielle MLCCs bei 2mm, 3mm und 5mm Durchbiegung zu bestimmen.
Exemplarisch erfolgt die Validierung der Messmethode durch die Messung der auf das Packageäquivalent wirkenden mechanischen Belastungen während eines Rollmessertrennprozesses.
Dazu werden spezielle Nutzen mit S3MD-Bauelementen in Abständen von 1mm bis 5mm von der Schnittkante bestückt und die beim Trennen auftretenden Dehnungen am Bauteil gemessen. Die Auswertung zeigt, dass es zu keinen Brüchen in potenziell verbauten MLCCs gekommen wäre, wodurch der Prozess für die Anwendung qualziert ist.
Aktualisiert: 2019-08-12
> findR *